Прект- исследование. Логические основы работы ПК
презентация к уроку по теме

Слайд 1

Министерство образования Нижегородской области Государственное бюджетное профессиональное образовательное учреждение "Сормовский механический техникум имени Героя Советского Союза П.А.Семенова» Гр. 15 ТМ 1 Ардаров Олег Проект- исследование

Слайд 2

Исследовать и определить, что лежит в основе обработки информации ПК Изучить логические основы работы ПК используя ресурсы Internet Исследовать применение логических элементов в устройствах вычислительной техники По результатам исследований подготовить презентацию.

Слайд 3

Логические элементы имеют один или несколько входов и один выход, через которые проходят электрические сигналы, обозначаемые условно 0, если "отсутствует" электрический сигнал, и 1, если "имеется" электрический сигнал. Базовые логические элементы реализуют три основные логические операции: « И», «ИЛИ», «НЕ». Логический элемент «НЕ» (инвертор) Простейшим логическим элементом является инвертор , выполняющий функцию отрицания. Если на вход поступает сигнал, соответствующий 1, то на выходе будет 0. И наоборот. У этого элемента один вход и один выход . На функциональных схемах он обозначается: Г оворят также, что элемент «НЕ» инвертирует значение входной двоичной переменной.

Слайд 4

Логический элемент «И» (конъюнктор) Логический элемент «И» (конъюнктор) выдает на выходе значение логического произведения входных сигналов. Он имеет один выход и не менее двух входов . На функциональных схемах он обозначается: С игнал на выходе конъюнктора появляется тогда и только тогда, когда поданы сигналы на все входы. На элементарном уровне конъюнкцию можно представить себе в виде последовательно соединенных выключателей. Известным примером последовательного соединения проводников является елочная гирлянда: она горит, когда все лампочки исправны. Если же хотя бы одна из лампочек перегорела, то гирлянда не работает.

Слайд 5

Логический элемент «ИЛИ» (дизъюнктор) Логический элемент «ИЛИ» (дизъюнктор) выдает на выходе значение логической суммы входных сигналов. Он имеет один выход и не менее двух входов . На функциональных схемах он обозначается: С игнал на выходе дизъюнктора не появляется тогда и только тогда, когда на все входы не поданы сигналы. На элементарном уровне дизъюнкцию можно представить себе в виде параллельно соединенных выключателей. Примером параллельного соединения проводников является многорожковая люстра: она не работает только в том случае, если перегорели все лампочки сразу.

Слайд 8

Пример 1. Составьте логическую схему для логического выражения: F=A \/ B /\ A . 1. Две переменные – А и В. 2. Две логические операции: 1-/\, 2-\/. 3. Строим схему:

Слайд 9

Пример 2. Постройте логическую схему, соответствующую логическому выражению F=А/\В\/ ¬(В\/А). Вычислить значения выражения для А=1,В=0. 1. Переменных две: А и В; 1 4 3 2 2. Логических операций три: /\ и две \/; А/\В\/ ¬ (В\/ А). 3. Схему строим слева направо в соответствии с порядком логических операций:

Слайд 10

Слагаемые Перенос Сумма А В Р S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Полусумматор. Вспомним, что при сложении двоичных чисел в каждом разряде образуется сумма и при этом возможен перенос в старший разряд. Введем обозначения слагаемых (А, В), переноса (Р) и суммы ( S ). Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом: Из этой таблицы сразу видно, что перенос можно реализовать с помощью операции логического умножения: Р = А & В. Получим теперь формулу для вычисления суммы. Значения суммы близки к результату операции логического сложения (кроме случая, когда на входы подаются две единицы, а на выходе должен получиться нуль). Нужный результат достигается, если результат логического сложения умножить на инвертированный перенос. Таким образом, для определения суммы можно применить следующее логическое выражение: S = ( A \/ B ) & ( )

Слайд 11

А В Р S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Для определения суммы можно применить следующее логическое выражение: S = (А v В) & (А & В). Построим схему полусумматора А В И р = А & В НЕ A&B A&B ИЛИ А v В И S = (А v В) & (А & В).

Слайд 12

А В A \/ B A & B ( A \/ B ) & ( ) 0 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 0 Построим таблицу истинности для данного логического выражения и убедимся в правильности нашего предложения (табл. 1.1). Таблица 1.1. Таблица истинности логической функции F = ( A \/ B ) & ( ) Теперь на основе полученных логических выражений можно построить из базовых логических элементов схему сложения одноразрядных двоичных чисел.

Слайд 13

И НЕ И ИЛИ А В A & B A & B A \/ B По логической формуле переноса легко определить, что для получения переноса необходимо использовать логический элемент «И». Анализ логической формулы для суммы показывает, что на выходе должен стоять элемент логического умножения «И», который имеет два входа. На один из входов надо подать результат логического сложения исходных величин А и В, то есть на него должен подаваться сигнал с элемента «НЕ», а на второй вход должен поступать сигнал с элемента логического умножения «И» (рис. 4). Рис. 4. Полусумматор двоичных чисел Данная схема называется полусумматором , так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда.

Слайд 14

S = ( A \/ B \/ P 0 ) & Данная схема называется полусумматором , так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда. Данная схема называется полусумматором, так как реализует суммирование одноразрядных двоичных чисел без учета переноса из младшего разряда. Для получения значения суммы (логическая переменная S ) необходимо результат логического сложения входных переменных (А, В, Р 0 ) умножить на инвертированный перенос Данное логическое выражение дает правильные значения суммы во всех случаях, кроме одного, когда на все входные логические переменные принимают значение 1. Действительно: Р = (1 & 1) \/ (1 & 1) \/ (1 & 1) = 1; S = (1 \/ 1 \/ 1) & = 1 & 0 = 0.

Слайд 15

Полусумматор. При сложении двух двоичных цифр образуется сумма в данном разряде и при этом возможен перенос в старший разряд. переменные перенос сумма А В Р S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Таблица сложения одноразрядных двоичных чисел с учетом переноса в старший разряд выглядит следующим образом

Слайд 17

10101 11111 110100 слагаемые Перенос из младшего разряда перенос сумма A B P 0 P S 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 + p i p i-1 a n……… a i a i-1… a 0 b n ………b i b i-1 …b 0 S n+1 S n …S i S i-1 …S 0 + P=(A&B)+(A&P 0 )+(B&P 0 ) S=(A+B+P 0 )&P S=(A+B+P 0 )&P 0 +(A&B&P 0 )

Слайд 18

P=(A&B)+(A&P 0 )+(B&P 0 ) S=(A+B+P 0 )&P S=(A+B+P 0 )&P 0 +(A&B&P 0 ) Построим схему сумматора Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор причем выход (перенос) сумматора младшего разряда подключен ко входу сумматора старшего разряда.

Слайд 19

Важнейшей структурной единицей оперативной памяти компьютер, а также внутренних регистров процессора является триггер. Триггер может находиться в одном из двух устойчивых состояний, что позволяет запоминать, хранить и считывать 1 бит информации. Для записи 1 бит на вход S подается 1, на выходе Q в этом случае устанавливается 1. Этот сигнал будет устойчиво хранится в триггере. Для того чтобы сбросить бит данных и подготовиться к новому биту на вход R подается 1 и триггер возвратиться к состоянию 0 входы выход S R 0 0 Q 1 0 1 0 1 0