Проектирование восьмиразрядного сумматора
В данном материале представлена презентация на тему "Проектирование восьмиразрядного сумматора". Презентация предлагалась студентам специальности 09.02.01. "Компьютерные системы и комплексы"
Скачать:
| Вложение | Размер |
|---|---|
 Проектирование восьмиразрядного сумматора | 1.1 МБ |
Предварительный просмотр:
Подписи к слайдам:
Сумматор – это схема, которая предназначена для суммирования двух входных двоичных n - разрядных кодов. Операция вычитания заменяется сложением слов в обратном или дополнительном коде. Операции умножения и деления сводятся к реализации многократных сложений и сдвигов. Поэтому сумматор является важным компонентом любого арифметико- логического устройства. Сумматор состоит из элементарных подсхем, которые называются одноразрядными сумматорами.
Классификации сумматоров: по числу входов (полусумматоры, одноразрядные сумматоры, многоразрядные сумматоры). по способу сложения (параллельные, последовательные, параллельно-последовательные ) по организации хранения результатов (комбинационные, накапливающие, комбинированные) по организации переноса между разрядами (с последовательным переносом, со сквозным переносом, с параллельным переносом, с комбинированным переносом) по разрядности – в зависимости от того, сколько разрядные числа могут суммироваться и т. д .
Одна из важных характеристик сумматора – разрядность. Разряды подразделяются на знаковые и цифровые. Знаковые разряды содержат знак числа, цифровые содержат число, над которым выполняется операция сложения. Цель данного курсового проекта – проектирование восьмиразрядного сумматора ± А ± В, который будет показывать сумму двух чисел на семисегментных индикаторах.
Кодирование отрицательных чисел Для выполнения арифметических операций двоичные числа кодируются специальными машинными кодами: прямыми, дополнительными и обратными, позволяющими заменить операции вычитания операциями суммирования, что упрощает построение арифметическо-логических устройств . Модифицированные коды В отличие от обычных машинных кодов в модифицированных кодах под знак числа отводится два разряда: плюс изображается двумя нулями, а минус - двумя единицами. Это весьма удобно для выявления переполнения разрядной сетки, которое может получиться при сложении чисел с одинаковыми знаками.
Схема реализована в программе Electronics Workbench На рисунке 1 представлена разработанная схема сумматора:
Данная схема содержит несколько блоков. Блоки представлены на рисунке 2. Схема блока KEY (ключа) Схема блока XOR ( одна из логических функций Булевой алгебры – сложение по модулю 2 )
Схема блока S1 Схема блока S _ AB
Схема блока S _ Z Схема блока S 1_ AB Схема блока XOR _ AB
Принцип работы: пользователь с помощью размыкания или замыкания ключей формирует на выходе элемента A _ B двоичные кода двух чисел, затем каждый двоичный код числа переводиться из прямого в обратный элементом XOR , элементы S 1 переводят двоичный код числа из обратного в двоичный, затем два числа складываются с помощью элемента S _ AB , а полученная сумма переводиться из дополнительного двоичного кода в прямой через элементы XOR _ AB , S 1_ AB и результат выводиться на индикаторы. В порядке: сначала знак, десятки, потом единицы Кнопки: 1, 2, 3, 4 - полубайт первого числа; 5, 6, 7, 8 - полубайт второго числа, С и V - знак первого и второго числа соответственно. Например, чтобы сложить -4 и 6 нужно нажать: С, 3 и 6, 7. Сумматор сложит два числа и результат выведет в шеснадцатиричном виде - 4+6=2( HEX ).
В данном курсовом проекте была реализована схема восьмиразрядного сумматора, которая была смоделирована в программе Electronics Workbench . СПАСИБО ЗА ВНИМАНИЕ